TA的每日心情 | 奋斗 2021-4-20 05:43 |
|---|
签到天数: 300 天 [LV.8]合体
|
五月 发表于 2026-9-12 11:19
7 i A& n5 ?* o! `$ g个人外行的看法是涛定律下的芯片设计EDA占据举足轻重的地位,甚至决定性的地位。
* d: `, s/ {) q' L1 r9 r, e, L0 d1 i$ Q& T0 m5 {
实现涛定律的物理技术基 ...
. L# \; Q. _* s我的理解是韬定律是一个方法论,要系统考虑延迟优化,从芯片到系统,甚至应用。逻辑折叠是优化芯片延迟一种技术。后者对EDA的要求是非常有挑战的,前者我还不清楚。6 a, u) {: E3 M* Y, l9 L
8 S1 w$ \) Y! n, F& k$ X" Q
华为重建EDA工具链不可能,甚至任何一家公司都没可能。都是基于原有的工具链做增量开发。就是现在的AI-EDA也是,不管宣传稿怎么写,真要落地,大部分传统的EDA工具绕不过去。! H2 v1 R% u+ `+ Q8 L
/ K* q2 n h4 q$ I) B8 l
但是芯片设计复杂度越来越高,需求也是越来越多。新的需求完全可能AI搞定/辅助,完全可能华为内部搞定。我相信华为内部应该做了不少小工具,脚本之类的,甚至我知道他们内部有EDA组基于之前产品给逻辑折叠做增强优化。但是一整套完整的EDA flow肯定是没有的。9 k7 t* L* e" C; W
' ]( ^1 A* x7 [0 L' c* j他们自己也承认,现在很多依靠手工,逻辑折叠的潜能还远未释放。我私下猜测,他们可能只对少量关键路径做了折叠,其它大部分都是block/macro级别的折叠,比如下面放逻辑,上面放sram/cache之类,或者像NPU之类就更简单了。6 k; W9 Z+ E8 U( x
; H" V D7 O, A' z" H/ ~; s( b, ]3 f
当然这是进步,但逻辑折叠的潜能远不止于此。但如何挖掘这部分能力,形成成熟的EDA产品,是非常难的。7 e8 |$ o/ X2 b
2 ~+ I; a# F8 ?8 R8 u9 c不要把EDA突破的担子都放在华为身上。HW是很NB,但不是啥都能做好。华为有着丰富的EDA使用经验,但开发经验并没有啥优势。就好像你word用的非常成熟,不代表你能开发好一样。华为更大的价值应该是提供问题,提供EDA产品打磨的场景。但因种种原因,还是有不令人满意的地方。8 g, x7 Q; ^0 h: r" I$ u4 ]4 E% C
* V) r0 m% B9 M1 O2 K
韬定律也好,EDA突破也好,离成功和成熟还很远,不是庆祝和欢呼的时刻。
# D* L. |- C# I- j! f4 x3 z# D; Y+ S& b
- i n" M. W2 x9 W% z
2 F6 Z: S) M2 r* U) D' ~$ A |
|