前一阵的芯片项目数字前端都是Top-down直接综合出Netlist/SDC给APR。最近的一个项目需要做分区，分别APR。

就这次分区的SDC试了下用综合工具对分区做characterization，然后生成SDC。出来的SDC由于是自动按分区生成的，可读性可用性都很差，简单地说就是既多且漏。在以前单位的工作中也有用过类似的方法，得到类似的结果。现在从前痛苦的回忆又浮现上来了。不过以从前的经验，这方法最后还是可行的，耗上人工修改和忍住洁癖。
这次在自动生成SDC之外还尝试了手工直接写Partition SDC，困难是Partition之间信号纵横，很难写一个精确的Constraint。最后试了泛泛的OverConstraint和UnderConstraint。OverConstraint的网表综合面积比以前增加了20%左右，UnderConstraint则面积差不多。UnderConstraint在TopLevel合完后看了下Timing，结果还可以。应该是由于设计本身比较简单的缘故。所以最后定了，手工UnderConstraint写Partition SDC。

今天release了netlist/sdc，跟踪并静候APR flow结果。